א.ת תרדיון

אנגלית ברמת שפת אם
שליטה בתוכנות OFFFICE
ניסיון קודם בעבודה אדמינסטרטיבית
ניסיון קודם בתחום תקשורת שיווקית – יתרון

אנגלית ברמת שפת אם
שליטה בתוכנות OFFFICE
ניסיון קודם בעבודה אדמינסטרטיבית
ניסיון קודם בתחום תקשורת שיווקית – יתרון

הנדסאי/ת תוכנה בממוצע 80 ומעלה.
ידע נרחב בסביבת חלונות
ידע מוכח בחומרה ותוכנה של מחשב אישי (PC)
יתרון לשנתיים ומעלה ניסיון כטכנאי/ת מחשבים/ טכנולוגיות מידע.
יתרון לניסיון בבדיקות.
יתרון לרקע ברשתות מחשב.
יתרון ללימודי פיסיקה/ מ"ת/ מחשבים בתיכון.

יכולת למידה מהירה, הבנה טכנית מעמיקה של המוצר ופרטי המערכת, יכולת לעבודה עצמאית תחת הגדרת דרישות גנריות, שימוש במונחים מקצועיים. 
יוזמה ויכולת להפעיל יצירתיות ושיקול דעת מקצועי בפתרון בעיות מורכבות, יכולת לראות את התמונה הגדולה. 
יכולת להנחות ולהדריך צעירים. 
פרואקטיביות, תקשורת בינאישית גבוהה. 
יכולת לעבוד בצוות ויכולת לחשוב מחוץ לקופסה. 
כפיפות למנהל ולידציה. 

תואר ראשון בהנדסת חשמל/ מחשבים או מדעים מדויקים.
תואר שני/ שלישי במדעים יתרון.
ניסיון בפיתוח תוכנה Cּ++  יתרון
רקע בלמידה חישובית יתרון
יכולת עבודה בצוות

B.Sc. / M.Sc. in Computer Engineering.
At least 5 years experience in chip design and verification.
In-depth familiarity with verification and debugging methodologies and tools.
Deep knowledge in System Verilog language.
Extensive knowledge of verification flow (block level and full-chip verification).
Familiar with one or more of the following verification environments: VMM, OVM, UVM.
Familiar with formal verification - an advantage.
Strong technical skills.
Quick learner.
Independent.
Good communications skills.
Team players, excellent human relations

B.Sc/M.Sc בהנדסת חשמל ממוסד אקדמי מוכר.
8 שנות ניסיון ומעלה בפיתוח צ'יפים אנלוגיים. 
יתרון לניסיון בתחומים הבאים
• ADC
• Sample & Hold circuits
• Image sensors
• Low power amplifiers
• Low noise design considerations

B.Sc בהנדסת חשמל /אלקטרוניקה ממוסד אקדמי מוכר.
5 שנות ניסיון ומעלה בפיתוח וכתיבת קוד עבור מודולים דיגיטליים ב-Verilog / System Verilog.
 (Micro-architecture (Definition
• Circuit design
• Digital Verification
• (Synthesis and Place and Route (Backend - H - יתרון
• Static timing analysis
אנגלית ברמה גבוהה

B.SC/M.Sc בהנדסת אלקטרוניקה/חשמל
ניסיון של מעל 3 שנים בפיתוח FPGA דיגיטלי.
ניסיון בהגדרה, תכנון ופיתוח של FPGA.
ניסיון בעבודה עם Verilog/VHDL.

תואר בהנדסת חשמל
ניסיון של עשר שנים לפחות (ורצוי מחברה גדולה ומסודרת) בתכנון מעגלים אנלוגיים.
ניסיון של שנתיים לפחות בתכנון מעגלים ספרתיים. 
ניסיון בכתיבת קוד ל-CPLD ו-FPGA.
ניסיון בליווי והנחיית עורכי מעגלים חיצוניים.
שליטה מלאה בתוכנת OrCad ובתוכנת סימולציה SPICE.
ניסיון בתהליכי פיתוח מסודרים ומתועדים.
אנגלית ברמה טובה.
סדר וארגון
ראיה מערכתית
יכולת לימוד עצמית
ראש גדול
יכולת עבודה בצוות
יכול לתקשורת אפקטיבית
ביצועיסט/ית.
תנאים מעולים למתאימים!